Q. 전전 취준생 상반기 전까지 활동 추천 부탁드립니다,,

답변 5

• 

  회로설계 멘토 삼코치삼성전자

  코부사장 ∙ 채택률 81%

  ---

  안녕하세요, 회로설계 멘토 삼코치 입니다:) 질문자분 글을 보면 “준비가 완벽하지 않았는데도 면접까지는 갔다”가 핵심입니다. 이건 기본 체력은 이미 있다는 뜻이고, 다음 단계는 스펙을 이것저것 더하기보다 면접에서 바로 꼬리질문이 나오는 “설계 결과물”을 손에 쥐는 쪽이 효과가 좋습니다. 회로설계는 책을 많이 읽는 것도 중요하지만, 결국 “내가 만든 회로가 어떤 조건에서 어떻게 무너지고, 그걸 어떻게 고쳤는지”를 보여줘야 신뢰가 생깁니다. 지금 idec 강의 듣기랑 영어 점수 올리기를 생각하신 건 방향이 좋습니다. 다만 강의는 “수강했다”로 끝나면 임팩트가 약해서, 강의에서 배운 걸 바로 작은 프로젝트로 바꿔서 완성해두는 걸 추천드립니다. 예를 들어 아날로그 회로설계 희망이면 op-amp 하나를 잡고, 처음부터 목표 스펙을 숫자로 적어두고 시작하시는 게 좋습니다. 예를 들면 VDD=1.8V, DC gain 60dB 이상, UGB 20MHz 이상, phase margin 60deg 이상, 부하 커패시터 CL=2pF 같은 식으로요. 그 다음은 DC 동작점 확인, AC(Bode plot)로 이득/위상여유 확인, transient로 스텝 응답 확인, 코너(TT/SS/FF, 온도) 돌리고, Monte Carlo로 매칭/공정 편차에서 성능이 얼마나 흔들리는지 보고, 가능하면 레이아웃까지 해서 DRC/LVS/PEX 후 재시뮬까지 한 번 닫아보시면 면접에서 질문거리가 확 늘어납니다. Cadence를 쓰든, 학교 환경이 애매하면 오픈소스(ngspice/xschem + sky130 같은 PDK)로 돌리든, 면접관 입장에서는 툴 이름보다 “스펙을 걸고 검증까지 했냐”가 더 중요하게 보일 때가 많습니다. 디지털/RTL 쪽도 관심이 있으면 한 개는 “검증까지 끝낸 결과물”을 만들면 좋습니다. UART나 SPI 같은 기본 IP를 Verilog로 작성하고, 테스트벤치까지 만들어서 랜덤 테스트를 조금이라도 넣고, 합성 리포트에서 타이밍 여유(slack), 면적, 전력 추정치를 뽑아두면 이야기가 됩니다. 예를 들어 “200MHz 목표로 합성했더니 slack이 -0.2ns라서 파이프라인을 하나 넣어 해결했다” 같은 흐름이요. 이렇게 하면 면접에서 “코딩은 할 줄 아는데 하드웨어 관점이 있냐” 질문에 답이 생깁니다. 질문자분이 인공지능 쪽 경험이 많다고 하신 것도 약점이 아니라 차별점으로 만들 수 있습니다. 다만 “AI 했습니다”로 두면 반도체 회로랑 연결이 약하고, “회로 업무 시간을 줄이는 자동화”로 연결하면 강점이 됩니다. 현업에서는 파라미터 스윕, 코너, Monte Carlo 결과가 쏟아지는데 이걸 정리하고 판단하는 데 시간이 많이 듭니다. 여기서 Python으로 시뮬 결과를 자동으로 파싱해서 표/그래프로 정리하고, 조건 만족 비율(yield)을 계산해주고, 실패한 케이스를 분류해주는 스크립트를 붙이면 면접관이 좋아합니다. 예를 들면 “PEX 후에 UGB가 목표보다 15% 떨어졌고, 기생 C 증가가 원인이라 보상 C와 바이어스 전류를 조정했다”를 데이터로 보여주는 식입니다. AI는 멋내기가 아니라 “판단을 빠르고 깔끔하게 만드는 도구”로 쓰는 게 포인트입니다. 주변 친구들이 취업이나 인턴을 해서 불안하다는 마음도 자연스럽습니다. 그런데 회로설계 채용에서는 “지금 어디 소속이냐”보다 “내가 실제로 설계하고 검증한 결과물을 설명할 수 있냐”가 더 강하게 작동하는 경우가 많습니다. 친구들이 인턴으로 경험을 쌓는 동안, 질문자분은 상반기 전까지 설계 결과물 2개를 확실히 만들어서 면접에서 쓸 무기를 갖추는 전략을 가져가시면 됩니다. 같은 재료라도 요리사가 플레이팅을 잘 하면 평가가 달라지듯, 질문자분이 이미 해온 졸업논문/실험수업 경험을 “결과물 중심”으로 정리해두는 게 이번 상반기 핵심입니다. 더 자세한 회로설계 컨텐츠를 원하신다면 아래 링크 확인해주세요 :) https://linktr.ee/circuit_mentor

  ---
• 

  프로답변러YTN

  코부사장 ∙ 채택률 86%

  ---

  멘티님 학점이 4.25로 훌륭한데 면접에서 탈락했다면 전공 기초와 직무 적합성 어필이 부족했으니 방학 동안 IDEC 수강과 병행하여 Verilog를 활용한 개인 프로젝트를 완성하는 것이 무조건 정답이에요. AI 경험보다는 디지털 논리회로와 전자회로 전공 지식을 바닥부터 다시 정리해 기술 면접에 대비해야만 최종 합격할 수 있어요. 인턴이 안 되면 FPGA나 툴을 이용해 직접 설계하고 검증해 본 포트폴리오를 만들어 직무 역량을 증명하세요. 막연한 불안감은 공부로 이겨내야 하니 지금 당장 전공 책을 펴세요. 채택부탁드리며 파이팅입니다!

  ---
• 

  Top_TierHD현대건설기계

  코사장 ∙ 채택률 95%

  ---

  저는 인턴의 경험을 만드시는 것이 가장 필요하다 생각을 합니다. 인턴의 유무가 크리티컬한 영향을 미치며, 자소서의 소재거리도 발굴을 할 수 있기 때문에 상당한 이점이 되는 스펙이라 생각을 합니다. 자격증 취득 등도 중요한 부분이지만, 저는 이런 스펙들을 활용하여 최종적으로는 인턴을 해야한다고 생각합니다.

  ---
• P

  PRO액티브현대트랜시스

  코상무 ∙ 채택률 100%

  ---

  먼저 채택한번 꼭 부탁드립니다!! 지금 상황을 보면 방향이 틀린 게 아니라 직무 설득력이 아직 덜 쌓인 상태에 가깝습니다. 전공 4.25에 회로 설계 수업·논문까지 했다면 기본기는 충분하고, 인공지능 경험도 오히려 차별점이 될 수 있습니다. 상반기 전까지는 IDEC 강의에 더해 직접 설계 흔적을 남기는 활동이 가장 중요합니다. 간단한 RTL 설계, 시뮬레이션 결과 정리, 논문이나 데이터시트 기반 회로 분석 노트처럼 “말로 설명 가능한 결과물”을 만들어두세요. 영어는 필수지만 당락을 가르진 않습니다. 주변과 비교되며 불안한 시기지만, 회로 설계는 속도보다 누적된 이해가 이기는 직무입니다. 지금 버티며 쌓는 시간이 분명히 의미 있습니다.

  ---
• 취

  취업지원군삼성전기

  코사장 ∙ 채택률 80%

  ---

  먼저 서류 인적성을 통과한 것 자체가 취업에 대해 어느정도 유리한 고지를 점령했다고 보시면 됩니다 아마 상반기도 비슷한 상황일거예요(대기입 데이터베이스가 비슷합니다) 단 면접에서 다 떨어진건 원인을 꼭 찾으셔야 합니다. 지금 어학을 더 늘리기 보단 직무관련 교육이나 인턴 등의 대외활동이 더 도움이 되겠네요.

  ---
• AD

  

  반도체

  설계팀

  ---

  대기업 반도체 산업으로 취업하기 위해선, 직관적 해석능력과 사고력이 필요합니다. 핵심 역량과 배운 지식을 취업에 활용하고 싶다면 국비지원 강의를 추천합니다.

  확인하러 가기